SDRAM 概览

FPGA上的存储资源

ROM

• 特征：掉电数据保留、读写速度较慢

| 分类 | PROM | EPROM | EEPROM | FLASH | | — | —————- | ————– | ————- | ———– | | 区别 | 一次性可编程
只能烧录一次 | 紫外线擦除
可重复烧写 | 电可擦除
按字节擦写 | 电擦除
按块擦写 |

RAM

• 特征：数据掉电丢失、读写速度快

分类	SRAM	DRAM
区别	由触发器阵列组成，不需要刷新 读写速度快 电路复杂、成本高、容量小	依靠电容存储数据，必须周期性刷新 速度低于SRAM 电路简单、成本低、容量大
器件	BRAM、LUTRAM	SDRAM、DDR

SDR与DDR

	SDR	DDR
全称	Single Data Rate	Double Data Rate
数据速率	每时钟周期一个边沿传输一次	每时钟周期两个边沿各传输一次
典型频率	100 ~ 166 MHz	200 ~ 400+ MHz
供电电压	3.3V	2.5V / 1.8V

SDRAM

SDR SDRAM（Single Data Rate Synchronous Dynamic Random Access Memory）

• 同步（Synchronous）：命令与数据统一在 CLK 上升沿有效，所有操作与系统时钟同步
• 动态（Dynamic）：依靠电容存储电荷，电荷会随时间泄漏，需要周期性刷新（充电）
• 随机（Random）：给出行列地址即可直接访问任意存储单元，无需顺序遍历

SDRAM的参数

图片缺失: sdram_1.png

关键参数

参数	含义
核心频率	内存 Cell 阵列的工作频率，即 SDRAM 的”真实”运行频率
时钟频率	I/O Buffer 的传输频率（CK 引脚上的时钟）
数据传输率	数据总线的等效传输频率，DDR 通常是时钟频率的 2 倍
BurstLength	突发长度——发一次地址后自动连续传输的字数。最大为”全页”（一整行）
Prefetch	预加载机制——I/O 控制器请求前，已从阵列并行取出多于芯片位宽的数据，再通过接口串行输出
CASLatency	CAS 潜伏期——读命令发出到首个有效数据输出所需的时钟周期数。仅影响读，写命令数据与命令同拍送入
Bank	芯片内独立的存储单元组。多个 Bank 可同时保持激活，实现交错访问、隐藏预充电延迟